Blog
Technical write-ups and tutorials.
Python-based development for VHDL that uses accessible, open-source tools and operates in the software loop (SiL). A technique for learning validation principles before getting bogged down in the details of professional validation tools (OSVVM, UVM, ...) and freely linking Python simulators to VHDL. VHDL için erişilebilir, açık kaynak araçları kullanan, yazılım döngüde (SiL) Python-tabanlı geliştirme. Profesyonel doğrulama araçlarının (OSVVM, UVM, ...) detaylarında kaybolmadan önce doğrulama prensiplerini öğrenmek ve serbestçe Python simülatörleri VHDL'e bağlamak için bir teknik.